REE AP

(54) ELECTRONIC DEVICE

(11) 62-263663 (A) (43) 16.11.1987 (19) JP

(21) Appl. No. 61-106644 (22) 12.5.1986


(71) HITACHI TOBU SEMICONDUCTOR LTD(1) (72) YOSHIJI KODAIRA

(51) Int. Cl⁴. H01L23/48,H01L23/28,H01L23/50

PURPOSE: To reduce a mounting area by forming a package for an electronic device such as a transistor and an IC in longitudinal structure while an external connecting terminal is shaped to the same surface as one side surface having

a small plane area in the one side surface.

CONSTITUTION: Each external connecting terminal 12-14 is all extended in the same direction, and connected to one outer frame 16, thus economizing the area of a copper plate only by at least one outer frame section, then reducing cost. The external connecting terminals 12-14 are cut from the outer frame 16, and press-worked. That is, the manufacturing process of the external connecting terminals 12-14 is shortened, thus curtailing cost. The external connecting terminals 12-14 have relationship in which both cross at right angles, and a transistor having a package shaped in longitudinal structure to a mounting surface on mounting is formed when a sealing body is shaped along a vertical section.



19日本国特許庁(JP)

10 特許出願公開

四公開特許公報(A)

昭62-263663

@int_Cl_4

識別記号

厅内整理番号

母公開 昭和62年(1987)11月16日

H 01 L 23/48 23/28 23/50

P-7735-5F A-6835-5F

R-7735-5F

審査請求 未請求 発明の数 1

毎発明の名称 電子装置

> 创特 73 昭61-106644

会出 昭61(1986)5月12日 98

仓発 明 者 小

埼玉県入間郡毛呂山町大字旭台15番地 日立東部セミコン ダクタ株式会社内

砂出 題 人 日立東部セミコンダク

埼玉県入間郡毛呂山町大字旭台15番地

ク株式会社 匑 株式会社日立製作所 人

東京都千代田区神田駿河台4丁目6番地

②代 理 弁理士 小川 勝男

外1名

1. 発明の名称 電子裝置

①出

2. 毎貯請求の額囲

- 1. 封止体によって封止される半導体チョブと 一端が上記封止体内において上記半導体チップ にワイヤを介して単気的に接続され、かつ、他 端が上記封止体の一貫面から上記封止体外に延 長された複数の外部接続端子と、その実装面に 対し接長構造に形成された上記封止体と、を具 偏し上記複数の外部接続端子は上記封止体の一 領面に面一になること特に曲り部を有すること を特徴とする電子装置。
- 2. 上記複数の外部接続簿子は、上記封止体の一 関面の部分より突出し、隣接する外部接続端子 の延在方向は異なっていることを特徴とする特 許請求の範囲第1項記載の電子接登。
- 3. 発明の詳細な説明

[産業上の利用分野]

本発明は、トランジスタ、半導体集積回路等の

電子装置に関し、特に実装密度を向上させる袋に 利用じて有効な技術に関するものである。 〔従来の技術〕

上記電子装置の封止体、換言すればパッケージ には各種の形状のものがある。 (Solid State technolgy)日本版」(September 1982、pp 6 9~ 7 7) Kは、ICパッケージングの動向と 題して、各種パッケージの形状が記録されている。

その概要は、平板状のパッケージの周囲に外部 接続端子を設けるか、或いはパッケージの下面に 外部接続進子を設けたものである。

本発明者は、上記電子装置の実装密度を向上さ せるべく種々の技術的検討を行った。以下は、公 知とされた技術ではないが、本発明者によって検 討された技術であり、その概要は次のとおりであ

第9図は、トランジスタに選用されるリードブ レーム1の一例を示すものであり、2,3は枠体 を示し、4~6は外部接続端子となる。そしてA は半導体チップが固定される位置を示し、点線で

示した枠はパッケージの大きさを示すものである。 上記外部接続端子4~6は第10図のように折り曲げられ、パッケージされたときの平面形状は、 第11図のようになる。なお、記入された寸法は、 トランジスタの質力損失等を勘索して決定された 大きさの一例を示すものである。

[発明が解決しようとする問題点]

すなわち、上記平面形状から明らかなように、パッケージの2匁面に形成された外部接続端子が外側方向に折り曲げられている。 契接時には、上記外部接続端子を回路パメーン上に設置し、半田付けするのであるから、実装面積としては外部接続端子4~6の長さ分を見込んだものが必要になる。上記寸法によれば一辺が 2.8 mm であるから、実装に必要な面積は最小で 7.8 4 mm になる。

一方、VTRヤTVのチューナ等では、コイル等が多用されているので、突装面積は縮小したいものの、コイルの高さ分によって高さ方向のスペースに余裕がある場合がある。このような状態を考えると、上記トランジスタを疑長構造にすれば、

に上記封止体を従長標準に実装する一の側面に上記封止体と実質的に同一平面となる外部接続端子を形成し、この外部接続端子をプリント基板の回路パターンに接触せしめて実装するものである。 〔作用〕

上配した手段によれば、対止体の一の領面に形成された外部接続増子を回路パターンに半田付け等により実装すると、この面に外部接続増子が形成されているので、上記封止体外に延長された外部接続端子がなく、この分実装面積が低級される上に、対止体が凝長に実装されるので、平板状に実装される場合に比較して更に実装面積を低減することができる。

〔実施例-1〕

以下、第1図~第5図を参照して本発明を適用 した哲子装置の第1実施例を説明する。

本実施例の特徴は、トランジスタをパッケージ を殺長材造化なし、実装密度を低減したことにあ 突装面積を小にして、必要なトランジスタ、IC 等を突ますることができる。

換言すれば、電子装置の体積を変えず、面積を 超小すれば実装密度を向上し得ることになる。

そして、パッケージの外質方向に突出している 外部接続端子をパッケージ外に突出しない形状に すれば、実装面積はパッケージの大きさに超小し 得ることに気づいた。しかもパッケージは実装面 に対し平板状にせず、縦長形状にすれば、実装面 積を更に縮小し得ることに気づいた。

本発明の目的は、実装面積を低減したトランジスタ、IC等の電子装置を提供することにある。

本発明の前配ならびにその他の目的と新規な特 数は、本明細容および忝付図面から明らかになる であろう。

[問題点を解決するための手段]

本類において開示される発明のうち代表的なものの数要を簡単に説明すれば、下配のとおりである。

すなわち、封止体を従長構造に形成し、実装時

る.

第1図はリードフレームの形状を示すものであり、 銅版等からなるリードフレーム11には、 ブレス加工によって外部接続電子12・13・14が形成される。外部接続端子13の先端部13aには、 第3図に示すように半導体チップ15が固定され、他の外部接続端子12・14の冬先端部12a・14aはインナーリードとなる。 なお、 第1図に示す点線内が樹脂對止される部分すなわち、パッケージの大きさを示すものである。

上記リードフレーム11について往目すべきことは、上記第9回との対比で明らかなように、各外部接続第子12~14が全て同一方向に延長され、1つの外枠16に接続されていることである。この結果、網版の面積を少なくとも1つの外枠分だけ節約することができ、低コスト化が可能になる

上記外部接続端子12~14は、外枠16から 切断され、第2回に示すようにプレス加工される。 上記第10回と比較すると、本実施別における外

符開昭62-263663(3)

部接続増子12~14の折り曲げが1箇所であるのに対し、上記外部接続増子2~4は2箇所について折り曲げられている。

すなわち、本実施例に示す外部接続端子12~ 14は、加工工程が短縮されているので、コスト 低減が可能になる。

外部接続増子13の垂直部には、第3図に示すように半導体チャブ15が固定され、更に外部接続増子の12,14の垂直部と半導体チャブ16とはポンディングワイヤ17によって接続される。

外部接続端子12~14の下部折り曲げ部12b, 13b,14bと垂直部とはほぼ直角であり、下部折り曲げ部12b~14bの下面が接述する回路パターンとの学田づけ面になる。

すなわち、第10図に示した外部接続端子2~4は、半日づけ面と半導体チャブの取り付け面と が平行であるのに対し、本実施例に示す外部接続 端子12~14は両者が直交する関係にある。し たがって、垂直部に沿うように對止体を形成すれ ば、実装時に突装面に対し、縦長構造となるパッ

したがって、上記標達のトランジスタQによれば、パッケージPが設長標達に形成され、しかも外部接段端子12~14がパッケージの積方向に突出していないため、突装面積が大幅に低減される。しかもパッケージPの体数は、上記検討例と同一であることから、電力損失は同一にすることができる。

上記突施例で示したトランジスタ Qは下記の如き効果を奏する。

(1) トランツスタバッケージの平面面積の最も小な一個面に外部接続指子を形成し、しかも上記外部接続推子のバッケージ外への突出部分を無くし

ケージのトランジスタが形成されることになる。 部 4 図は、上記のようにして得られたトランジ スタQの外形を示すものであり、説明の便宜のた め外部接続端子12~14を上部にして図示した。 パッケージアの上記折り曲げ部12b~14b が毎出する面は、本発明でいう一の負面に相当す

が露出する面は、本発明でいう一の負面に担当するものである。ここで両者の形状の相違についてのべると、パッケージPの高さHと長さLとで決定される面積が第11回に示すペッケージの大きさに相当する。そしては超Wは、第10回および第11回に示すトランジスタのペッケージの高さ(図示せず)に相当し、しかも外部接続違子4~6の延長した部分がない。実装面積は第3回に示すように、大幅に低減されたものになる。

因に、長さ上が上記検討例同様に 2.8 mmとすると、 技幅Wは 1.3 mm程度にすることができ、契装面積は両者の積により 3.6 4 mmになる。上記検討例の実装面積は 7.8 4 mmであるからほぼ 1 / 2 にすることができた。

第4図に示すように、各外部接続端子の折り曲

たので、トランジスタの実装面積を低減する、という効果が得られる。

- (2) 上記(1)により、電子映器の実装密度を向上し 得る、という効果が得られる。
- (3) 上記(2)により、電子機器の小型化が容易になる、という効果が得られる。
- (4) トランジスチのパッケージを養長な造にして 突装し得るので、パッケージの体種を小にする必 要がなく、トランジスチの電力損失等が創約され ない、という効果が得られる。
- (5) 外部接便選子の折り曲げ部をペッケージの一個面と実質的に同一平面とし、上記折り曲げ部を回路パターン上に接触せしめて、接着剤により位置決め、固定ができるようにしたことにより、トランジスタの自動装着、自動災後が可能になる、という効果が得られる。

一以上に本発明をトランジスタに適用した一奥施 例を説明したが、パッケージの形状は上記奥施例 に限定されるものではない。

(尖箔例-2)

次に、第6図を参照して本発明の第2実施例を 説明する。

なお、本実施例と上記録1実施例との相違点は、 外部接収増子の折り曲げ部とパッケージの面一部 との面積を大にしたことにある。

第6図に示すように、パッケージPの一個面には、折り曲げ部12b~14bと同一平面の面一部Paが3箇所にわたって形成されている。

したがって接着剤18の塗布は1箇所に限定されない。

更に、折り曲げ部 1 2 b ~ 1 4 bが、上記面一部 P a の段差部に沿って位置決めされ、不所望な 折れ曲がりを低減することができる。

依って、本実施例に示すトランジスタQは、上 記第1実施例と同様の効果を有するうえに、下記 の効果を奏する。

(6) パッケージの一類面で、実装時に接着列が塗布される面積が大になされ、接着剤塗布の位置が 限定されないので、実装時の作業効率を向上させ ることができる、という効果が得られる。

なお、上記各実施例は、本発明をトランジスタ に適用したものであるが、半導体集積回路(以下 においてICという)にも適用することができる。 【実施例-4】

次に、第8図を参照して本発明の第4実施例を 説明する。

本実施例と上記実施例との相違点は、本発明を ICに適用したことにある。

第8図はIC31の外形を示すものであり、パッケージPの一個面Paには、外部接続端子となる折り曲げ部33が交互に設けられている。折り曲げ部33の上記構造は、多数の外部接続端子を設ける場合に好都合である。上記パッケージPは、機幅Wに対し高さHが大であり、本発明でいう数長構造に形成されている。

折り曲げ部33は、パッケージPの周囲から外部方向に突出していない。したがってIC31の狭装面秋は、W×Lによって決定される。

本実施例に示すIC31は、下記の如き効果を 換する。 (央施例 - 3)

次に、第7図を参照して本発明の第3実施例を 説明する。

本実施例と上配各実施例との相違点は、1回の パッケージ内に2個のトランジスタを構成したこ とにある。

折り曲げ部12b~14bは、それぞれ2個のトランジスタの外部扱鉄端子となり、パッケージ P内においてそれぞれ半導体テップに上記のよう に扱続されているものとする。

そして各折り曲げ部12b~14bの間が面一部Paとなり、接着剤を塗布する位置が拡大される。

更に、各折り曲げ部12b~14bは、上配面 一部Paによって埋め込まれたようになっている ので、不所望な曲がり等がなく、実装作薬を罹実 に行うことができるようになる。

また、1個パッケージ内に2個のトランジスタ を設けたので、パッケージ全体の体験を小にする こともできる。

(7) I Cの一角面に複数の外部接続端子を設ける とともに、上記外部接続端子をパッケージの側面 と面一に形成し、パッケージ外への突出部が無い 構造にしたので、I Cの実装面積を低減する、と いう効果が得られる。

(8) I Cのパッケージを縦長構造に形成したので、 I Cの実装面積を上記のように低減し得るにも関 らず、I Cの体積を大にすることがでぎ、I Cの 集積度を向上し得る、という効果が得られる。

以上に、本発明者によってなされた発明を実施 例にもとづき具体的に説明したが、本発明は上足 実施例に限定されるものではなく、その要旨を急 説しない範囲で程々変形可能であることはいうま でもない。たとえば、第4実施例で説明した折り 曲げ部33は、4列に形成されているが、外部接 洗焙子数が少ない場合は、2列等にしてよい。こ の場合、パッケージの報収を更に小にすることが でき、実装面積を更に低減することができる。ま た、デェアルインライン型ICに適用し、面付け 実装型にすることもできる。

特開昭62-263663 (5)

以上の説明では、主として本発明者によってなされた発明をその背景となった利用分野であるトランジスタ等に適用した場合について説明したが、それに限定されるものではなく、ハイブリッドIC等の各種ICに利用できる。

[発明の効果]

本節において関示される発明のうち代表的なものによって視られる効果を簡単に説明すれば、下記のとおりである。

すなわち、トランジスタ、ICの如き電子袋屋のパッケージを縦長標道に形成するとともに、平面面積の小な一角面に、この一角面と面一にて外部接続端子を設けることにより、上記以子袋屋の実装面積を低減することができ、更に回路パターンへの実装が自動的に行い得られる、等の効果がある。

4. 図面の簡単な説明

第1図~第5図は本発明を適用した電子接应の 第1実施例を示すものであり、

第1図はリードフレームの平面図、

22…回路パターン、Q…トランジスタ、P…パッケージ、W…パッケージの模型、H…パッケージの高さ、L…パッケージの長さ、Pa…パッケージの一個面。

代理人 弁理士 小川 ѩ 巫

餌2図は外部袋録簿子の構造を示す無視図、

部3図は半導体チップを固定した状態を示す外 部接続端子の平面図。

第4回は上記句子接登の形状を示す斜視図、

第5図は上記電子装置の英装状況を示す要部の 新面図

第 6 図は本発明の第 2 契施例を示す電子装置の 斜視図。

第7図は本発明の第3実施例を示す電子接近の 新視図、


第8図は本発明の第4実施例を示すICの斜視図。


第9回は本発明に先立って検討された電子装置のリードフレーム構造を示す平面図。

第10回は外部接続端子の構造を示す解構図、


第11回は上配外部接続端子の平面図をそれぞれ示すものである。


1 1 … リードフレーム、1 2 ~ 1 4 … 外部接続 端子、1 2 b~ 1 4 b … 折り曲げ部、1 5 … 半導 体テップ、1 8 … 接着剤、2 1 … ブリント器板、





持開昭62-263663(6)





特開昭62-263663 (プ)

